PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-314806

(43)Date of publication of application: 29.11.1996

(51)Int.CI.

G06F 12/16

(21)Application number: 07-142487

(71)Applicant: MELCO:KK

(22)Date of filing:

17.05.1995


(72)Inventor: SONOBE TAKAIKU

(54) MODULE FOR CONNECTING MEMORY MODULE

(57)Abstract:

PURPOSE: To provide a module for connecting the memory module, which does not store data for error detection, to a computer that requests the storage of data for error detection.

CONSTITUTION: When performing write on the computer side, signals PC1-PC4 of parity checks for each signal of 8 bits of data to be outputted to a data bus DB are applied to a module controller 70. The module controller 70 ignores this parity. When performing read on the computer side, the module controller 70 generates parity data corresponding to data read out of SIMM 20A and 20B and outputs these parity data as the signals PC1-PC4 of parity checks corresponding to the output of data.



LEGAL STATUS

[Date of request for examination]

24.04.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3022255

[Date of registration]

14.01.2000

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

特許第3022255号 (P3022255)

(PS

(45)発行日 平成12年3月15日(2000.3.15)

(24)登録日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7

G06F 12/16

酸別記号 320 FΙ

G06F 12/16

320A

請求項の数2(全 14 頁)

(21)出願番号

特願平7-142487

(22)出願日

平成7年5月17日(1995.5.17)

(65)公開番号

特開平8-314806

(43)公開日

平成8年11月29日(1996.11.29)

審查請求日

平成8年4月24日(1996.4.24)

(73)特許権者 390040187

株式会社メルコ

愛知県名古屋市中区大須4丁目11番50号

(72)発明者 園部 貴郁

名古屋市南区柴田本通4丁目15番株式会

社 メルコ ハイテクセンター内

(74)代理人 100095795

弁理士 田下 明人 (外1名)

審査官 金田 利規

(56)参考文献

特開 平6-12337 (JP, A)

特開 平8-179995 (JP, A)

(58)調査した分野(IntCl.', DB名)

G06F 12/16 320

G06F 11/10

(54) 【発明の名称】 メモリモジュール接続用モジュール

1

(57)【特許請求の範囲】

【請求項1】 コンピュータ内部のプロセッサからデータを読み書きするために必要な信号線が設置されたメモリ接続用コネクタに接続するための専用基板端子と、

上記専用基板端子を備えるメモリモジュールを従属接続 するための拡張コネクタと、

前記プロセッサからの要求に応じて、前記メモリ接続用コネクタを介して入力されるデータを前記拡張コネクタ へ接続されたメモリモジュールに記憶すると共に記憶したデータを読み出すデータ制御手段と、

<u>前記プロセッサから与えられたアドレス信号をデコードして、前記拡張コネクタへセレクタ信号を出力するデコーダと、</u>

前記メモリ接続用コネクタを介して前記データ制御手段に記憶したデータの出力要求があったとき、該データ制

2

御手段から読み出されるデータから誤り検出用データを 生成し、前記メモリ接続用コネクタを介して出力する誤 りデータ生成手段と、を備えたことを特徴とするメモリ モジュール接続用モジュール。

【請求項2】 コンピュータ内部のプロセッサからデータを読み書きするために必要な信号線が設置されたメモリ接続用コネクタに接続するための専用基板端子と、

上記専用基板端子を備えるメモリモジュールを従属接続 するための拡張コネクタと、

10 前記プロセッサからの要求に応じて、前記メモリ接続用 コネクタを介して入力されるデータを前記拡張コネクタ へ接続されたメモリモジュールに記憶すると共に記憶し たデータを読み出すデータ制御手段と、

前記メモリ接続用コネクタを介して入力されるデータと 該データの誤り検出用データとから該誤り検出用データ

の仕様を判断する仕様判断手段と、

前記メモリ接続用コネクタを介して前記データ制御手段 に記憶したデータの出力要求があったとき、該データ制 御手段から読み出されるデータ及び前記仕様判断手段の 判断した仕様に応じて誤り検出用データを生成し、前記 メモリ接続用コネクタを介して出力する誤りデータ生成 手段と、を備えたことを特徴とするメモリモジュール接 続用モジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータ、特にパーソナルコンピュータのメモリ容量を増大させるためのメモリモジュールを接続するためのメモリモジュール接続用モジュールに関し、特に、パリティチェック用のデータを記憶するメモリモジュールを装着するタイプのコンピュータに対して、パリティチェック用のデータを記憶しないメモリモジュールを装着し得るようにするメモリモジュール接続用モジュールに関する。

[0002]

【従来の技術】メモリ容量を増大させ処理能力を増強さ 20 せるために、パーソナルコンピュータ等は、メモリモジュール (RAMボード) を追加できるように構成されている。このメモリモジュールには、所謂SIMM (SING LE INLINE MEMORY MODULE)と内部増設RAMボードとが広く用いられており、一般的にコンピュータ側にはSIMM用の複数のコネクタと内部増設RAMボード用の単一のコネクタとが備えられている。ここで、SIMM用の複数のコネクタにSIMMを装填して行くことによりコンピュータのメモリ容量を順次増大させることができる。 30

【0003】他方、コンピュータに用いられるメモリ、特に読み出し・書き込み自在な半導体メモリでは、書き込んだデータの信頼性を確保するために、パリティやチェックサムなどの各種仕様に則して生成された誤り検出用データを付加する構成がとられているものがある。

【0004】パリティを例にとると、プロセッサ(以下、CPUという)とメモリとを接続するデータバスに、そのデータを取り込んでパリティを生成するパリティジェネレータを設ける。このパリティジェネレータは、通常8ビットのデータに対して1ビットのパリティは、通常8ビットのデータに対して1ビットのパリティが一夕を生成する。メモリは9ビット構成になっており、8ビットのデータの書き込みがなされる場合、9ビット目にはパリティジェネレータが生成したパリティデータが書き込まれる。パリティジェネレータにより生成されるパリティデータには、偶数パリティの仕様の場合にパリティジェネレータから生成されるパリティデーたは、8ビットのデータとパリティビットとの合計9ビットに含まれる値1のビット数が必ず偶数となるように制御される。逆に、奇数パリティの仕様の場合には、9ビット50

4

に含まれる値1のビット数が必ず奇数となるようにパリティデータが決定されるため、上述した偶数パリティのパリティデータを反転させたデータが生成されることになる。そして、データを読み出す際に、9ビットのデータのパリティをチェックし、パリティが書込時に定めた偶数の仕様を満足しない場合にはパリティエラーとして何らかの対応をとる(通常はエラーの発生を知らせる割込みを起こす)ことで、データ送受信の誤りを検出する。

【0005】なお、データバスの幅が大きい場合には、8ビット毎にパリティデータを付けることになり、例えばバス幅が16ビット、32ビット、64ビットの場合には、パリティビットを加えるべきデータは、8ビットを単位としてそれぞれ2個、4個、8個となり、パリティビットを加えたデータは、それぞれ18ビット、36ビット、72ビットとなる。

【0006】他方、誤り検出用データはコンピュータの 性格、使用目的などに大きく左右されるものであり必須 のものではない。ここで、誤り検出用データを用いる場 合には、メモリモジュールに誤り検出用データを記憶す るために記憶領域(上述のパリティデータの場合にはデ ータ8ピット毎に1ビット)が必要となる。このため、 メモリモジュールを小型化、また、コストを低減する際 の問題点となる。しかも、最近は半導体メモリの信頼性 が向上し、パリティエラーの可能性をほとんど考慮する 必要がない製品も存在する。この理由から、拡張用コネ クタに接続されたメモリモジュールに対して誤り検出用 データの授受を要求しないようにしてメモリのコストの 逓減を図っているものもある。即ち、メモリモジュール に誤り検出用データを設けるか否かは、メモリの内容の 信頼性の確保を重視するか、コストを重視するかによっ て決まり、コンピュータの性格、使用目的などによって 選択される事項である。

[0007]

【発明が解決しようとする課題】このため、コンピュータにおいては、誤り検出用データを記憶するメモリモジュールを接続し得るものと、誤り検出用データを記憶しないメモリモジュールを接続し得るものとの2種類が存在している。従って、誤り検出用データを記憶いないメモリモジュールを接続するタイプのコンピュータを使用していたユーザが、コンピュータを高級機種に買い換えた際に、新たに購入したコンピュータが、誤り検出用データを記憶するメモリモジュールを仕様上で要求している場合には、従来使用していたメモリモジュールが使えなくなり、新たな経済的負担を余儀なくされていた。

【0008】また、誤り検出用データの生成には各種仕様が用いられており、例えば、パリティを用いる仕様であっても上述したように偶数パリティと奇数パリティとの2種の仕様に細分化されている。

【0009】本発明は、上述した課題を解決するために

なされたものであり、本発明の目的は、誤り検出用データを記憶しないメモリモジュールを、誤り検出用データの記憶を要求しているコンピュータに接続し得るメモリモジュールを提供することにある。

[0010]

【課題を解決するための手段】上記の目的を達成するため、本発明のメモリモジュール接続用モジュールは、コンピュータ内部のプロセッサからデータを読み書きするために必要な信号線が設置されたメモリ接続用コネクタに接続するための専用基板端子と、上記専用基板端子をは接続するための専用基板端子と、上記専用基板端子を備えるメモリモジュールを従属接続するための拡張コネクタと、前記プロセッサからの要求に応じて、前記メモリ接続用コネクタを介して入力されるデータを前記拡張コネクタへ接続されたメモリモジュールに記憶すると共に記憶したデータを読み出すデータ制御手段と、前記メモリ接続用コネクタを介して前記データ制御手段に記憶したデータの出力要求があったとき、該データ制御手段から読み出されるデータから誤り検出用データを生成し、前記メモリ接続用コネクタを介して出力する誤りデータ生成手段と、を備えたことを要旨とする。20

【0011】また、上記の目的を達成するため、本発明 のメモリモジュール接続用モジュールは、コンピュータ 内部のプロセッサからデータを読み書きするために必要 な信号線が設置されたメモリ接続用コネクタに接続する ための専用基板端子と、上記専用基板端子を備えるメモ リモジュールを従属接続するための拡張コネクタと、前 記プロセッサからの要求に応じて、前記メモリ接続用コ ネクタを介して入力されるデータを前記拡張コネクタへ 接続されたメモリモジュールに記憶すると共に記憶した データを読み出すデータ制御手段と、前記メモリ接続用 30 コネクタを介して入力されるデータと該データの誤り検 出用データとから該誤り検出用データの仕様を判断する 仕様判断手段と、前記メモリ接続用コネクタを介して前 記データ制御手段に記憶したデータの出力要求があった とき、該データ制御手段から読み出されるデータ及び前 記仕様判断手段の判断した仕様に応じて誤り検出用デー タを生成し、前記メモリ接続用コネクタを介して出力す る誤りデータ生成手段と、を備えたことを要旨とする。

[0012]

【作用】請求項1のメモリモジュール接続用モジュール 40 によれば、プロセッサからのデータが入力されるとき、データ制御手段が、拡張コネクタへ接続されたメモリモジュールに記憶する。そして、プロセッサからデータの出力要求があったとき、データ制御手段が、拡張コネクタへ接続されたメモリモジュールからのデータを読み出し、誤りデータ生成手段がデータ制御手段の読み出したデータから誤り検出用データを生成して出力する。

【0013】請求項2のメモリモジュール接続用モジュールによれば、プロセッサからのデータが入力されるとき、データ制御手段が、拡張コネクタへ接続されたメモ 50

リモジュールに記憶する。そして、仕様判断手段により 入力されるデータとそのデータに付随している誤り検出 用データとから誤り検出用データの仕様が判断される。 そして、プロセッサからデータの出力要求があったと き、データ制御手段が、拡張コネクタへ接続されたメモ リモジュールからのデータを読み出し、誤りデータ生成 手段が、データ制御手段から読み出されたデータ及び仕 様判断手段の判断した仕様に応じて誤り検出用データを

[0014]

生成して出力する。

【実施例】以下、本発明のメモリモジュール接続用モジュールをSIMM用に適用した実施例を図を参照して説明する。先ず、本発明の第1実施例の機械的構成について図1及び図2を参照して説明する。図1(A)は、第1実施例に係るメモリモジュール接続用モジュール10の正面を、図2は該メモリモジュール接続用モジュールとの背面を示している。メモリモジュール接続用モジュール10は、基板18の上下にコンピュータ側のマザーボート30のコネクタ32に接続するための72ピンSIMM用の基板端子16A、16Bが形成されている。該基板18の表面18 α には、一対の72ピンのSIMM用を嵌入するための拡張コネクタ12A、12Bが設けられている。また、図2に示すように該基板18の裏面18 β には、ゲートアレー40と、ディップスイッチ50とセレクタ用IC60とが取り付けられている。

【0015】図1 (B) は、本実施例のSIMM20を 示している。このSIMM20は、8Mバイト分のDR AMを構成する複数のIC24が配置される共に、その 下端に72ピンSIMM用の基板端子26が形成されて 成る。図1 (A) に示すようにマザーボード30は水平 に配置され、メモリモジュール接続用モジュール10 は、マザーボード30のコネクタ32に対して垂直に嵌 入される。他方、SIMM20は、マザーボード30と 水平方向に、メモリモジュール接続用モジュール10の 拡張コネクタ12A、12Bへ嵌入される。なお、上述 したようにメモリモジュール接続用モジュール10の基 板端子16A、16BとSIMM20の基板端子26と は同じ72ピンSIMM用の仕様が用いられ、また、マ ザーボード30のコネクタ32とメモリモジュール接続 用モジュール10の拡張コネクタ12Aとは同じく72 ピンS I MM用の仕様が用いられている。

【0016】ここで、第1実施例のメモリモジュール接続用モジュール10の接続方法について説明する。コンピュータ側にコネクタ32に図1(B)に示す8MバイトのSIMM20を装着していた使用者が、メモリ容量の倍増を望む場合に、このSIMM20を外して、コンピュータ側のコネクタ32にメモリモジュール接続用モジュール10を装填する。そして、該メモリモジュール接続用モジュール10の拡張コネクタ12Aに該SIM

M20を嵌入する。更に、該SIMM20と同容量(8 Mバイト)のSIMM(図示せず)を拡張コネクタ12 Bに嵌入し、図2に示すディップスイッチ50にSIM M容量が8Mバイトであることを設定することにより、付加されるメモリ容量を16Mバイトへと倍増する。

【0017】ここで、後述するようにメモリモジュール 接続用モジュール10では、コンピュータ側からのアド レス信号をゲートアレー40がデコードし、このデコー ドした信号をセレクタIC60が選択して拡張コネクタ 12Aに装填されたSIMM20と拡張コネクタ12B 10 に装填されたSIMMとに送出することにより、両方の SIMMへの読み書きが可能となる。

【0018】なお、この第1実施例では、上記メモリモジュール接続用モジュール10の拡張コネクタ12A、12Bに装填するメモリモジュールの容量として2M、4M、8M、16Mを指定し、また、両SIMMのメモリ容量が等しいことを仕様上で要求している。そして、この2M、4M、8M、16Mの容量をディップスイッチ50に設定し得るようになっている。

【0019】ここで、第1実施例のメモリモジュール接 20 続用モジュール10をコンピュータ側のコネクタ32へ 嵌入する方向について説明する。図3(A)及び図3

(B) に示すように第1実施例のメモリモジュール接続 用モジュール10は、基板端子16A側をコンピュータ 側のコネクタ32へ嵌入することも、また、上下反転さ せて、該コネクタ32へ基板端子16Bを嵌入すること も可能である。ここで、該メモリモジュール接続用モジ ュール10の拡張コネクタ12A、12BにSIMM2 0、20を水平に装填する際に、該SIMM20、20 がコンピュータ側の筐体 (図示せず) 等の部材と干渉す 30 る場合が生じる。例えば、図3 (A) に示すようにメモ リモジュール接続用モジュール10の左側に筐体 (図示 せず)が位置している場合には、該コネクタ32へ基板 端子16B側を嵌入することにより、拡張コネクタ12 A、12Bを右側に来るようにして、SIMM20、2 0 がコンピュータの筐体と干渉するのを避ける。反対 に、図3 (B) に示すようにメモリモジュール接続用モ ジュール10の右側に筐体 (図示せず) が位置している 場合には、該コネクタ32へ基板端子16A側を嵌入す ることにより、拡張コネクタ12A、12Bを左側に来 40 るようにして、SIMM20、20とコンピュータの筐 体との干渉を避ける。

【0020】次に、コンピュータ側のメモリ管理方法について図6を参照して説明する。このコンピュータは、最大32Mバイトまでメモリ管理を行うことができ、32Mバイトを第1バンクBANK1と第2バンクBANK2として16Mバイトつづに2分割して管理を行う。ここで、4Mバイトのメモリ容量は、図6(A)に示すように1Mつづの4つのブロックから成る第1バンクBAKN1から構成され、メモリアドレスMA0~9によ50

りスドレス指定されるとともに、RAS 0 及びRAS 2 で行アドレスが指定される。また、8 Mバイトのメモリ容量は、図6 (B) に示すように4 Mバイトの2 バンク (BANK1、BANK2) から構成され、メモリアドレスMA $0\sim9$ により指定されるとともに、RAS 0 及びRAS 2 で第1 バンクBANK1の行アドレスが、また、RAS 1 及びRAS 3 で第2 バンクBANK2の行

アドレスが指定される。更に、16Mバイトは、図6

(C) に示すように 4 Mつづの 4 つのブロックから成る 第 1 バンク BANK 1 から構成され、メモリアドレスM A 0 ~ 1 0 により指定されるとともに、RAS 0 及びR AS 2 で行アドレスが指定される。また、3 2 Mバイトのメモリ容量は、図 6 (D) に示すように 1 6 Mバイトの 2 バンク (BAKN 1、BAKN 2) から構成され、メモリアドレスMA 0 ~ 1 0 により指定されるとともに、RAS 0 及びRAS 2 で第 1 バンク BANK 1 の行アドレスが、また、RAS 1 及びRAS 3 で第 2 バンク BANK 2 の行アドレスが指定される。

【0021】以上説明した第1実施例では、マザーボード30側に装着されたメモリモジュール接続用モジュール10に同容量のSIMMを2枚装着することによりコンピュータの容量を簡単に増大できる利点がある。

【0022】ここで、第1実施例のメモリモジュール接続用モジュール10に1対のSIMMに対してRAS、CAS信号を振り分けれるための回路構成について図4を参照して説明する。なお、この図4においては、図示の便宜上アドレス信号のラインのみを示し、データのリード、ライト及びその他の信号用ラインは省略されている点に注意されたい。

【0023】このメモリモジュール接続用モジュール10は、図3(A)に示したようにマザーボード30のコネクタ32と接続されコンピュータ側との信号のやり取りを行う基板端子16と、後述するようにアドレス信号をデコードするためのゲートアレー(以下デコーダ40として参照する)40と、SIMM20、20が嵌入される拡張コネクタ12A、12Bに接続されたSIMM20、20のメモリ容量を設定するディップスイッチ50と、該ディップスイッチ50からの信号に基づきデコーダ40からのデコード信号を選択するセレクタ用IC(以下セレクタ60として参照する)60とから主に構成される。このデコーダ40は、ゲートアレーに保持された制御情報であるが、ここでは便宜上独立した回路として図示及び説明を行う。

【0024】基板端子16からは、メモリーアドレスMA0~MA9のバスラインが拡張コネクタ12A、12 Bにパラレルに接続され、また、メモリーアドレスMA9、MA10のラインと、RAS1、RAS3のラインと、RAS0、RAS2のラインと、CAS0~CAS3のバスラインとがデコーダ40に接続されている。一 方、デコーダ40からは、RASAのラインとRASBのラインとがセレクタ60へ接続されている。更に、デコーダ40からは、CAS0A~CAS3Aのバスラインが拡張コネクタ12A側へ接続され、CAS0B~CAS3Bのバスラインが拡張コネクタ12B側へ接続されている。セレクタ60からは、メモリーアドレスMA10/9のラインがデコーダ40へ接続されている。また、セレクタ60からは、RAS0のラインとRAS1のラインとが拡張コネクタ12A側へ接続され、同時に、RAS0、のラインとRAS1、のラインとが拡張コネクタ12B側へ接続されている。更に、ディップスイッチ50から設定信号がS1~S4のラインを介してセレクタ60へ入力されている。

【0025】次に、第1実施例のメモリモジュール接続用モジュール10のディップスイッチ50の構成について図4を参照して説明する。ディップスイッチ50には、4つのスイッチSW1、SW2、SW3、SW4が設けられ、2MのSIMMが拡張コネクタ12A、12Bに接続される時には、スイッチSW1がオンにされ、4MのSIMMが接続されるときにはスイッチSW2が20オンに、8MのSIMMが接続されるときにはスイッチSW3がオンに、16MのSIMMが接続されるときにはスイッチSW3がオンに、16MのSIMMが接続されるときにはスイッチSW4がオンにされる。そして、この設定されたスイッチSW4がオンにされる。そして、この設定されたスイッチSW1~SW4に応じて、設定信号をS1~S4のラインを介してセレクタ60へ出力する。

【0026】次に、メモリモジュール接続用モジュール 10のデコーダ40の動作について説明する。まず、デ コーダ40の動作原理について説明する。例えば、一対 の8MのSIMM20 (併せて16Mバイト分) が、該 メモリモジュール接続用モジュール10に装填された状 30 態では、コンピュータは、図6 (C) に示すようにRA S0、RAS2側でメモリの管理を行う。即ち、どのS IMMにメモリが存在していかを意識することなく、1 6Mバイト分をメモリーアドレスMAOからMA10に よってアドレス指定する。このとき、デコーダ40は、 メモリーアドレスMAの最上位のビットであるMA10 に基づき、いずれか一方のSIMMを選択して読み書き を可能にする。即ち、コンピュータ側からのアドレスの 最上位MA10のColumnが"O"のときは、O~ 4 M、8~12 Mバイトまでのメモリのアドレスを指定 40 しているため拡張コネクタ12Aに接続されているSI MM20側を選択し、他方、アドレスの最上位MA10 のColumnが"1"のときは、4~8M、12M~ 16Mバイトのメモリのアドレスを指定しているため拡 張コネクタ12Bに接続されているSIMM20側を選 択する。このとき図4を参照して前述したようにメモリ ーアドレスMAO~MA9は、拡張コネクタ12A、1 2 Bへパラレルで加えられているため、デコーダ40に より選択された方の拡張コネクタ12A側、或いは、拡 張コネクタ12B側のSIMM20が読み書きされるこ 50

とになる。

【0027】なお、4MのSIMMが2枚装填されている場合には、図6 (B)に示すようにコンピュータは、4MをRAS0、RAS2により、残りの4MをRAS1、RAS3によって管理する。このため、第1実施例のメモリモジュール接続用モジュール10では、後述するようにデコーダ40によってテコードされたアドレス信号を用いることなく、セレクタ60がRAS0、RAS2信号を拡張コネクタ12A側のSIMMへ与え、また、RAS1、RAS3信号を拡張コネクタ12B側のSIMMへRAS0、RAS2信号として加える。

【0028】このデコーダ40の具体的動作について図5の論理回路に沿ってさらに詳しく説明する。このデコーダ40は、図の上半分がDRAMへのRAS信号を変換するための回路である。これは、セレクタ60から選択されて送られるメモリーアドレスMA9(2MのSIMMが装填された場合)、または、メモリーアドレスMA10(2M以上のSIMMが装填された場合)をアドレス用に保持するためのラッチ42a、該メモリーアドレスMA9又はMA10に基づきRASOをRASA又はRASBに振り分けるためのゲート44a、44b、46a、46bと、CASO信号によりRASA、RASBからリフレッシュ信号を送出させるためのラッチ42bとから成る。

【0029】他方、デコーダ40は図の下半分がDRAMへのCAS信号を変換するための回路である。これは、セレクタ60から選択されて送られるメモリーアドレスMA9、または、メモリーアドレスMA10をアドレス用に保持するためのラッチ42c、該メモリーアドレスMA9又はMA10に基づきCAS0~3をCAS0A~CAS又はCAS0B~CAS3Bに振り分けるためのゲート44c、44d、46c、46dと、CAS0信号によりCAS0A~CAS及びCAS0B~CAS3Bからリフレッシュ信号を送出させるためのラッチ42dとから成る。

【0030】先ず、メモリモジュール接続用モジュール10の拡張コネクタ12A、12Bにそれぞれ8MバイトのSIMM20、20が装着された場合の動作について説明する。図6 (C) に示すメモリマップのように、後述するデコーダ40の動作により、コンピュータ側は、メモリモジュール接続用モジュール10に接続された2枚の8MのSIMM20、20を併せた16Mバイトを、第1バンクBAKN1のRAS0、RAS2側に存在しているものとして認識し、このRAS0、RAS2側に対して読み書きの動作を行う。図4に示すセレクタ60は、ディップスイッチ50からの設定信号S3に基づき、8MのSIMMが装填されている状態におけるセレクト動作を行い、最上位のメモリアドレスMA10を図4及び図5に示すMA10/9のラインを介してデコーダ40側に送出する。デコーダ40は、最上位のメ

40

モリアドレスMA10をデコードすることにより、拡張 コネクタ12Aに接続されたSIMMと、拡張コネクタ 12Bに接続されたSIMMとを選択して読み書きさせ ろ。

【0031】まず、コンピュータが、0~4Mバイトの メモリに対して読み書きを行うアドレス信号を送出した 際のデコーダ40の動作について説明する。ここで、0 ~4 Mバイトのメモリが指定されるときメモリーアドレ スMA10のROWはロウの状態にあり、ラッチ42a のQ端子に接続されているゲート44aが付勢状態とな 10 り、ゲート46a側が出力可能になる。このため、コン ピュータからのRASO (RAS2) 信号は、該ゲート 46aを介してRASA信号としてセレクタ60側に出 力される。他方、メモリーアドレスMA10のColu mnはロウの状態にあるため、ラッチ42cのQ端子に 接続されたゲート44cが付勢状態となり、ゲート46 c側が出力可能になっている。従って、コンピュータ側 からのCAS0~3信号は、該ゲート46cを介してC ASOA~3Aとして拡張コネクタ12A側に出力され る (図4参照)。

【0032】図4に示すセレクタ60は、ディップスイ ッチ50からの設定信号S3に基づき、8MのSIMM が一対装填されている状態におけるセレクト動作を行 う。即ち、上述したRASA信号を、RASO (RAS 2) 信号として拡張コネクタ12Aに接続されているS IMM20に加える(なお、この信号は同時に拡張コネ クタ12BにもRASO'(RAS2')信号として加 えられる)。また、CASOA~3A信号は、上述した ようにデコーダ40から直接拡張コネクタ12Aに加え られる。これらRASO (RAS2) 及びCASO~3 30 信号によりアドレスが指定され、拡張コネクタ12Aに 装着されたSIMM20のメモリに対して読み書きがな される。

【0033】次に、コンピュータが、4~8Mバイトの メモリに対して読み書きを行うアドレス信号を送出した 際のデコーダ40の動作について説明する。ここで、4 ~8 Mバイトのメモリが指定されるときも0~4 Mバイ トのときと同様に、メモリーアドレスMA10のROW はロウの状態にあり、ゲート46a側が出力可能にな る。このため、コンピュータからのRASO (RAS 2) 信号は、該ゲート46aを介してRASA信号とし てセレクタ60側に出力される。他方、メモリーアドレ スMA10のColumnはハイの状態になるため、ラ ッチ42cのQ端子と接続されたゲート44dが付勢状 態となり、ゲート46d側が出力可能になっている。従 って、コンピュータ側からのCAS0~3信号は、ゲー ト46dを介してCASOB~3Bとして拡張コネクタ 12B側へ出力される。

【0034】セレクタ60は、上述したRASB信号 を、RAS0'(RAS2')信号として拡張コネクタ 50 ネクタ12Bに加えられる。これによりアドレスが指定

12Bに接続されているSIMM20に加える(なお、 この信号は同時に拡張コネクタ12AにもRASO(R AS2) 信号として加えられる)。また、CASOB~ 3 B信号は、上述したようにデコーダ40から直接拡張 コネクタ12Bに加えられる。これらRASO (RAS 2)及びCASO~3信号によりアドレスが指定され、 拡張コネクタ12Bに装着されたSIMM20のメモリ に対して読み書きがなされる。

12

【0035】次に、コンピュータが、8~12Mバイト のメモリに対して読み書きを行うアドレス信号を送出し た際のデコーダ40の動作について説明する。ここで、 8~12Mバイトのメモリが指定されるときはメモリー アドレスMA10のROWはハイの状態となり、ラッチ 42aのQ端子と接続されたゲート44bが付勢状態と なり、ゲート46b側が出力可能になっている。このた め、コンピュータからのRASO (RAS2) 信号は、 ゲート46bを介してRASBとしてセレクタ60側へ 出力される。他方、メモリーアドレスMA10のCol umnはロウの状態にあるため、ゲート46c側が出力 可能になっている。従って、コンピュータ側からのCA S0~3信号は、該ゲート46cを介してCASOA~ 3Aとして拡張コネクタ12A側に出力される。

【0036】セレクタ60は、上述したRASB信号 を、RAS1 (RAS3) 信号として拡張コネクタ12 Aに接続されているSIMM20に加える(同時に拡張 コネクタ12Bに加える)。また、CASOA~3A信 号は、上述したようにデコーダ40から直接拡張コネク タ12Aに加えられる。これらRAS1 (RAS3)及 びCAS0~3信号によりアドレスが指定され、拡張コ ネクタ12Aに装着されたSIMM20のメモリに対し て読み書きがなされる。

【0037】最後に、コンピュータが、12~16Mバ イトのメモリに対して読み書きを行うアドレス信号を送 出した際のデューダ40の動作について説明する。ここ で、12~16Mバイトのメモリが指定されるときはメ モリーアドレスMA10のROWはハイの状態にあり、 ゲート46b側が出力可能になっている。このため、コ ンピュータからのRASO (RAS2) 信号は、ゲート 46bを介してRASBとしてセレクタ60側へ出力さ れる。他方、メモリーアドレスMA10のColumn はハイの状態にあるため、ゲート46d側が出力可能に なっている。従って、コンピュータ側からのCASO~ 3信号は、ゲート46dを介してCASOB~3Bとし て拡張コネクタ12B側へ出力される。

【0038】セレクタ60は、上述したRASB信号 を、RASO'(RAS2')信号として拡張コネクタ 12Bに接続されているSIMM20に加える(同時に 拡張コネクタ12Aに加える)。また、CASOB~3 B信号は、上述したようにデコーダ40から直接拡張コ され、拡張コネクタ12Bに装着されたSIMM20のメモリに対して読み書きがなされる。

【0039】なお、図5に示すラッチ42bは、RAS 0 (RAS2) の立ち下がりのとき、CAS0がロウレベルであるならば、DRAMのリフレッシュであるため、ゲート44a、44bを共に付勢し、RAS0 (RAS2) 信号をRASA、RASBとして出力させる。同様に、ラッチ42dは、CAS0の立ち下がりのとき、RAS0 (RAS2) がハイレベルであるならば、DRAMのリフレッシュであるため、ゲート44c、4 10 4dを共に付勢し、CAS0A~CAS3A、CAS0B~CAS3B信号を出力させる。

【0040】次に、メモリモジュール接続用モジュール 10の拡張コネクタ12A、12Bに4MバイトのSI MMが装着された場合の動作について説明する。図6

(B) に示すメモリマップのように、コンピュータ側は、メモリモジュール接続用モジュール10に接続された2枚の4Mバイトのメモリ容量を第1バンクBANK1と第2バンクBAKN2とにそれぞれ4Mバイトづづ存在しているものとして認識し、第1バンクRAKN1 20をRAS0、RAS2にて、また、第2バンクRAKN2をRAS1、RAS3にて読み書きの動作を行う。

【0041】4 MバイトのS I MMを2組合わせてもメモリ容量は8 Mバイト以下であるため、メモリーアドレスMA10が常にロウの状態にあり、デコーダ40では、ゲート46a側が出力可能な状態になっている。このためコンピュータからのRAS0(RAS2)信号は、ゲート46aを介してRASAとしてセレクタ60側に出力される。図4に示すセレクタ60は、該デコーダ40から加えられたRASAとして入力された信号を30RAS0(RAS2)信号として、拡張コネクタ12Aに接続されたS I MMに加える。このRAS0(RAS2)によりアドレスが指定され、拡張コネクタ12A側のS I MMに対して読み書きがなされる。

【0042】一方、セレクタ60は、コンピュータ側から加えられたRAS1 (RAS3) 信号をRAS0' (RAS2') 信号として、拡張コネクタ12Bに接続されたSIMMに加える。このRAS0' (RAS2') '信号によりアドレスが指定され、拡張コネクタ12B側のSIMMに対して読み書きがなされる。即ち、4MのSIMMを2枚組み合わせて8Mとした際には、デコーダ40によるデコード信号を実質的に用いることなく、セレクタ60がRAS1 (RAS2) 信号を拡張コネクタ12A側へ加え、また、RAS1 (RAS3) 信号を拡張コネクタ12B側へRAS0、RAS2として加えることによりメモリの読み書きを行う。

【0043】ここでは、2 MのS I MMを2 枚組み合わ が出力されない構成の場合には、C A S信号が変化する せて4 M とした際には、ディップスイッチ 5 0 からの信 時点でR A S信号の状態をラッチし、その信号とC A S 信号およびライトイネーブル信号WEの条件から、疑似 てメモリーアドレスMA 9 がデコーダ 4 0 へ送られる。 50 アウトプットイネーブル信号O E 2 を生成する働きも行

14

該デコーダ40は、上述した8MのSIMMが2枚拡張コネクタ12A、12Bに装着されたときと同様な動作を行う。また、16MのSIMMを2枚組み合わせて32Mとした際も同様にしてデコーダ40とセレクタ60とが動作する。このため4M、32Mの時の動作については説明を省略する。

【0044】この第1実施例によれば、拡張コネクタ12A、12Bに接続されたSIMM20、20に対してRAS及びCAS信号を切り換えて送出、即ち、セレクト信号を送出することにより該SIMM20、20に対して読み書きを行う。このため、コンピュータ側の単一のコネクタ32に装着されたメモリモジュール接続用モジュール10に対して、2枚のSIMM20、20を装填することによりメモリ容量の増大を図ることが可能になる。

【0045】次に、パリティチェックビットを記憶しな いSIMMを、パリティチェックビットの記憶を要求す るコンピュータに接続する際の第1実施例のメモリモジ ュール接続用モジュール10の動作について図7を参照 して説明する。図7は、プロセッサ側 (PC側) からデ ータを読み書きするために必要な信号線が配設されたコ ンピュータのメモリ増設用のコネクタ32と、このメモ リ増設用コネクタ32に接続される本実施例のメモリモ ジュール接続用モジュール10の概略構成ブロック図で ある。コンピュータ側には、メモリコントローラMMC が設けられており、CPUがDRAMから構成されたS IMMをアクセスするのに必要なRAS、CASの信号 などを併せて生成している。CPUは、そのアドレスバ スABや制御信号CTをメモリコントローラMMCに接 続しており、メモリコントローラMMCを介してアドレ スバスADにマルチブレックスされたアドレス信号を出 カし、メモリ増設用コネクタ32に接続されたメモリモ ジュール接続用モジュール10と、データのやり取りを

【0046】本実施例のメモリモジュール接続用モジュール10には、拡張コネクタ12A (図1参照) に4MのSIMM20A (BANK1) が、また、拡張コネクタ12B (図1参照) には4MのSIMM20B (BANK2) が接続されている。また、メモリモジュール接続用モジュール10には、これら合計8MのSIMM

(DRAM)を制御するため及び後述する疑似パリティチェック信号を生成するために、ゲートアレイ40(図2参照)にて構成されたモジュール・コントローラ70を搭載している。なお、モジュール・コントローラ70は、パリティチェック信号の生成等の処理の他、コンピュータ側から後述するアウトプットイネーブル信号OEが出力されない構成の場合には、CAS信号が変化する時点でRAS信号の状態をラッチし、その信号とCAS信号およびライトイネーブル信号WEの条件から、疑似アウトプットイネーブル信号OE、を生成する働きも行

なう。

【0047】メモリ増設用コネクタ32には、メモリモ ジュール接続用モジュール10に電力を供給するための VS (0 (V)), VD (5 (V)) の電源ラインはも とより、コンピュータ側のメモリコントローラMMCか ら、データの読み書きを指示するためのライトイネーブ ルWE、アウトプットイネーブルOEの信号ライン、送 受信するデータの8ビット毎に付加されるパリティチェ ックPCの信号ライン、32ビットバス幅のデータバス DB、そしてRASおよびCAS信号と共に少なくとも 10 8 Mバイトのメモリ空間を指定するデータ幅を有するア ドレスバスADが接続されている。なお、メモリ増設用 コネクタ32のパリティチェックPCの信号ラインは、 4本 (=32/8、PC1~PC4) の信号ラインから 構成されている。

【0048】公知のように記憶素子としてDRAMを用 いる場合、メモリ増設用コネクタ32のアドレスバスA Dから入力されるマルチブレックスされたアドレス信号 とRAS信号、CAS信号により読み書きされるメモリ の位置は特定されるから、これらの信号を一定タイミン 20 グにてDRAMの所定ポートへ入力することで各DRA Mのアドレス指定を行なう必要がある。本実施例では、 RAS信号、CAS信号は、コンピュータ側のメモリコ ントローラMMCにより生成されており、図6を参照し て前述したように、それぞれ4種類のRAS信号 (RA S0~3)、CAS信号(CAS0~3)が入力され、 各DRAMのアドレスの指定に用いられている。 すなわ ち、図6 (B) を参照して上述したように拡張コネクタ 12Aに接続されているSIMM20Aの4Mバイトの BANK1をRASO, 2とCAS0~4にて指定し、 拡張コネクタ12Bに接続されている4MバイトのBA NK2はRAS1, 3とCAS0~4にて指定する。こ うしてアドレス入力信号AD、RAS0~3、CAS0 ~3にて指定された各DRAMの特定アドレスは、ライ トネーブルWE信号がローアクティブであるときには、 1ビットのデータを入力するデータ入力ポートDIから データバスDB上のデータ1ビットを入力し、ライトネ ーブルWE信号がハイであるときには1ビットのデータ を出力するデータ出力ポートDOから、記憶している1 ビットのデータを出力する。

【0049】前述のごとくメモリ増設用コネクタ32に は4本のパリティチェックPCの信号ラインが配線され ており、コンピュータがメモリモジュール接続用モジュ ール10にデータを書き込む際には、データバスDB上 に現われる32ビット・データの8ビット毎にパリティ 信号PC1~PC4を送信する。しかし、本実施例のメ モリモジュール接続用モジュール10に装着されている SIMM20A、20Bは、この4ビットのパリティデ 一夕を記憶する余分なメモリを有していない。従って、 コンピュータ側から送信されるパリティチェックPCの 50 16

信号ラインは、モジュール・コントローラ70で使用さ れるだけであり、SIMM20A、20Bへは伝送され ない。

【0050】一方、コンピュータが、メモリモジュール 接続用モジュール10に記憶したデータを読み出す際に は、各DRAMから出力されデータバスDB上に現われ た32ビット・データとそのデータを記憶させる際にメ モリモジュール接続用モジュール10に伝送した4ビッ トのパリティデータとの整合性を検証する。このために 本実施例のメモリモジュール接続用モジュール10は、 4 ビットの疑似パリティチェック信号を生成するために 4つの疑似パリティチェック回路71~74をモジュー ル・コントローラ70内に形成している。以下、この疑 似パリティチェック回路71~74について図8を参照 し説明する。

【0051】図8は、モジュール・コントローラ70に 形成される疑似パリティチェック回路71~74の概念 ブロックを示している。図示するようにそれぞれの疑似 パリティチェック回路71~74は、BANK1, BA NK2を構成する各DRAMから出力されたデータの集 合であってデータバスDBに出力される32ビット・デ ータをそれぞれ8ビットづつに4分割して入力し、これ に基づいてパリティチェックPCの4信号ラインPC1 ~PC4に1ビットのデータを出力する回路である。ま た、本実施例のメモリモジュール接続用モジュール10 に装着されたSIMM20A、20Bは、RAS信号に 基づいてBANK1、BAKN2に2分割されてそれぞ れが32ビットのデータを出力していることから、疑似 パリティチェック回路71~74はRAS信号に基づい てBANK1、BANK2に時分割して接続される。す なわち、データバスDBに出力されるデータが最大32 ビットのデータであるため、このデータに対してコンピ ュータが必要とする4ビットのパリティデータを作成す る最小回路構成となっている。

【0052】次に、図1に示すメモリモジュール接続用 モジュール10の動作について、再び図7を参照して説 明する。コンピュータ側がコネクタ30に接続されたメ モリモジュール接続用モジュール10に対して書き込み を行う際には、アドレスバスADを介してアドレスの指 定が行われ、データバスDBに出力されるデータの8ビ ットの信号毎のパリティチェックの信号PC1~PC4 が、モジュール・コントローラ70へ加えられる。該モ ジュール・コントローラ70はこのパリティを無視す る。

【0053】他方、コンピュータ側がコネクタ30に接 続されたメモリモジュール接続用モジュール10に対し て読み出しを行う際には、モジュール・コントローラ7 Oが、SIMM2OA、20Bから読み出されるデータ に応じて、パリティデータを生成し、これをデータの出 力に合わせて、パリティチェックの信号PC1~PC4

として出力する。読み出されたデータと、パリティチェ ックの信号PC1~PC4とは、コンピュータ側のパリ ティコントローラ (図示せず) によりその偶奇性がチェ ックされる。

【0054】この第1実施例では、メモリモジュール接 続用モジュール10が、偶数パリティを用いるコンピュ ータ用と、奇数パリティを用いるコンピュータ用とに分 けられて用意され、偶数パリティを用いるコンピュータ 用のメモリモジュール接続用モジュールは、モジュール ・コントローラ70にて偶数パリティのパリティチェッ 10 ク信号を生成する。反対に、奇数パリティを用いるコン ピュータ用のメモリモジュール接続用モジュールは、モ ジュール・コントローラにて奇数パリティのパリティチ エック信号を生成するよう構成されている。

【0055】次に、本発明の第2実施例について説明す る。上述した第1実施例では、メモリモジュール接続用 モジュール10が、偶数パリティを用いるコンピュータ 用と、奇数パリティを用いるコンピュータ用とに別々に 用意されていたが、この第2実施例のメモリモジュール 接続用モジュール10では、コンピュータが偶数パリテ 20 ィを用いるか、奇数パリティを用いるかを自動検出し、 コンピュータの仕様に応じたパリティチェック信号を生 成するように構成されている。

【0056】図9は、第2実施例の係る各疑似パリティ チェック回路71~74の具体的な回路構成をブロック 図に示している。パリティジェネレータ82は、データ バスDBに現われた32ビット・データを4分割した8 ビット・データを入力し、そのパリティチェックに応じ た出力を端子EN、ONから出力する (以下、出力E N、ONと呼ぶ)。出力ENは、8ビット・データのパ 30 リティが偶数ならば「L」、奇数ならば「H」である。 逆に出力ONは、8ビット・データのパリティが奇数な らば「L」、偶数ならば「H」となる。この出力EN は、排他的論理和回路84の一入力端子及びトライステ ート86に入力される。また出力ONは、他方のトライ ステート88に入力される。なお、このトライステート 86、88の出力はパリティチェックPC (PC1~P C4の何れか)の信号ラインに接続されている。

【0057】排他的論理和回路84の他方の入力はパリ ティチェックPC (PC1~PC4の何れか) に接続さ 40 れているため、コンピュータが奇数パリティ仕様である とき「H」、偶数パリティ仕様であるとき「L」を出力 する。この排他的論理和回路84の出力は、ライトイネ ーブルWE信号をクロック信号としているDフリップフ ロップ90のD端子に入力される。すなわちDフリップ フロップ90は、メモリモジュール接続用モジュール1 0にデータ書込みが発生する度にそのパリティチェック の仕様を記憶し、更新し続けるのである。

【0058】こうしてDフリップフロップ90に記憶さ

18

ータからデータの読み出し要求、すなわちアウトプット イネーブルOEがローアクティブとなった時に次のよう に使用される。アウトプットイネーブルOE信号は、2 つのNOR回路92、94に入力されている。このNO R回路92、94のそれぞれの他方の入力には、前記D フリップフロップ90の正出力Q1及び反転出力QOが 接続されている。このためコンピュータが偶数パリティ 仕様である場合にはNOR回路92から出力が発生し、 奇数パリティ仕様である場合にはNOR回路94から出 力が発生する。そして、このNOR回路92、94の出 力により前記トライステート86、88のゲートをオー プンさせるため、パリティチェックPCの信号ラインに はSIMM20A、20Bから読み出されたデータをコ ンピュータのパリティチェック仕様に合致してチェック したデータが出力されることになるのである。

【0059】なお、上述した第1、第2実施例では、メ モリモジュール接続用モジュール10に、パリティチェ ックを記憶し得るSIMMが装着された場合にも、該S IMMのパリティチェックのメモリ容量を用いることな く、モジュール・コントローラ70にて生成した疑似パ リティチェックをコンピュータ側に送る構成になってい る。しかしながらこの代わりに、メモリモジュール接続 用モジュール10に装填されるSIMMの仕様を自動検 出、或いは、ディップスイッチ60に設定することによ り、装填されるSIMMがパリティチェックを記憶し得 る場合には、パリティチェックの信号を該SIMM側に 記憶させるように構成することも可能である。

【0060】なお、上述した例では、メモリモジュール 接続用モジュール10の拡張コネクタ12A、12Bに 4MのSIMMを1対接続する例について説明したが、 この代わりに、拡張コネクタ12A側にのみ所望の容量 のSIMM (誤り検出用データを記憶しない)を装填 し、誤り検出用データの記憶を要求するコンピュータへ 接続することができる。この場合には、図2に示すディ ップスイッチ50を4MのSIMMを接続する際のスル ーモードに設定する必要がある。

【0061】なお、上述した実施例では、メモリモジュ ール接続用モジュール10に一対の拡張コネクタ12 A、12Bが設けられていたが、拡張コネクタを一つの み設けることも可能である。

【0062】以上説明したように第1、第2実施例のメ モリモジュール接続用モジュール10によれば、パリテ ィチェックを行なうコンピュータのメモリ増設用コネク タ32にパリティチェックを記憶しないメモリモジュー ル20A、20Bを接続し得るため、パリティチェック を記憶しないメモリモジュールを有効に活用することが できる。また、パリティチェックを記憶しない1対のメ モリモジュールを拡張コネクタ12A、12Bへ、、或 いは、パリティチェックを記憶しないメモリモジュール れたコンピュータのパリティチェック仕様は、コンピュ 50 とパリティチェックを記憶しするメモリモジュールと

を、或いは、誤り検出用データを記憶する一対のメモリモジュールを拡張コネクタ12A、12Bへ接続することによりコンピュータのメモリ容量の増大を図ることができる。

【0063】また、第2実施例のメモリモジュール接続 用モジュール10は、コンピュータがメモリモジュール 接続用モジュール10にデータを書き込む際に、そのコ ンピュータが採用しているパリティチェック仕様を学習 している。従って、コンピュータのパリティチェック仕 様が偶数パリティあるいは奇数パリティの何れの仕様を 10 採用していようとも、同一のメモリモジュール接続用モ ジュール10を使用することができる。

【0064】しかも、この様なパリティチェック仕様を 学習する疑似パリティチェック回路71~74は、デー タバスDBに一度に出力されるパリティデータをカバー する最低の4ビットデータを作成する最小回路構成となっており、RAS信号に基づいてBANK1、BANK 2に時分割的に切換使用される。従って、モジュール・ コントローラ70の構成は簡略化され、安価で省スペー スの下のメモリモジュール接続用モジュール10を提供 20 することができる。

【0065】以上本発明の実施例について説明したが、本発明はこうした実施例に何等限定されるものではなく、誤り検出用データとしては、パリティデータのほか、チェックサム、ハーモニックコード、サイクリックレダンダンシコード(CRC)など、公知の種々の仕様について本発明は適応可能である。例えば、コンピュータからのデータ書込み時にチェックサムなど他の誤り検出用データまでも考慮してその仕様を学習し、コンピュータからのデータ読み出し時にその学習した仕様に応じ30た誤り検出用データを生成するなど、種々の態様で実施し得る。

[0066]

【発明の効果】以上説明したように本発明のメモリモジュールは、パリティチェックを行なうコンピュータのメモリ増設用コネクタに、パリティチェックを記憶しない*

* メモリモジュールを接続し得るため、パリティチェック を記憶しないメモリモジュールを有効に活用することが できる。

【図面の簡単な説明】

【図1】本発明の第1実施例に係るメモリモジュール接続用モジュールの正面図である。

【図2】図1 (A) に示すメモリモジュール接続用モジュールの背面図である。

【図3】図1に示すメモリモジュール接続用モジュール のコンピュータ側への接続状態を示す斜視図である。

【図4】第1実施例に係るメモリモジュール接続用モジュールの回路構成を示すブロック図である。

【図5】図4に示すデコーダの回路構成を示す回路図である。

【図6】本発明の第1実施例に係るメモリモジュール接 続用モジュールが装着されるコンピュータのメモリの管 理方式を示すメモリマップである。

【図7】第1実施例のメモリモジュール接続用モジュールをメモリ増設用コネクタに接続した概略構成ブロック図である。

【図8】図7のメモリモジュール接続用モジュールに内 蔵される疑似パリティチェック回路の説明図である。

【図9】第2実施例の疑似パリティチェック回路の具体 的回路図である。

【符号の説明】

10 メモリモジュール接続用モジュール

12A、12B 拡張コネクタ

16A、16B 基板端子

20, 20A, 20B SIMM

26 基板端子

30 マザーボード


32 コネクタ

40 ゲートアレー


70 モジュール・コントローラ

71~72 疑似パリティチェック回路






【図2】




(B)




【図3】







【図4】





【図5】




【図6】











【図7】



【図8】



【図9】

